reg signed[7:0] datain 只能表示-128到127之间的数据.所以你这个是错误的.后面相同,是因为产生的数据是正确的 reg signed[7:0] datain 只能表示-1..。
猜猜你还想问: | ||
---|---|---|
verilog夏宇闻第四版pdf | verilog仿真软件 | vhdl语言100例详解pdf |
verilog入门教程 | 学verilog要什么基础 | verilog有必要学吗 |
夏宇闻verilog教程视频 | verilog用什么软件编写 | verilog教材pdf |
汇编语言入门教程pdf | 返回首页 |
回顶部 |